DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

8235222

Basic Patent (No, Kind, Date): JP 63237571 A2 881004 < No. of Patents: 002>

MANUFACTURE OF THIN FILM TRANSISTOR (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): TAKENAKA SATOSHI

IPC: \*H01L-029/78; H01L-027/12 Derwent WPI Acc No: C 88-319861 JAPIO Reference No: 130044E000030 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 63237571 A2 881004 JP 8772368 A 870326 (BASIC)

JP 2802618 B2 980924 JP 8772368 A 870326

Priority Data (No,Kind,Date): JP 8772368 A 870326

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02620671 \*\*Image available\*\*

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:

**63-237571** [JP 63237571 A]

PUBLISHED:

October 04, 1988 (19881004)

INVENTOR(s): TAKENAKA SATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

62-072368 [JP 8772368]

FILED:

March 26, 1987 (19870326)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 710, Vol. 13, No. 44, Pg. 30, January

31, 1989 (19890131)

### **ABSTRACT**

PURPOSE: To reduce a threshold voltage Vth with a sharp rise by channel-doping it before a gate electrode is formed to form a light P-type polycrystalline silicon.

CONSTITUTION: After an island 1-2 of an undoped polycrystalline silicon thin film is formed on an insulating transparent substrate 1-1, boron of P-type impurity is channel-implanted to the polycrystalline silicon to form a light P-type polycrystalline silicon. Then, after a gate oxide film 1-4, a gate electrode 105 are formed, it is conducted in a hydrogen plasma processing step, a hydrogen ion implanting step or a plasma nitride film forming step. Thus, a CMOS polycrystalline silicon thin film transistor having excellent characteristics in which the rise of a subthreshold region becomes sharp, the absolute value of Vth is reduced, the magnitudes of the absolute values of Vth of N-channel and P-channel coincide can performed.

⑩日本国特許庁(JP)

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭63-237571

⑤Int Cl.⁴

識別記号

庁内整理番号

❸公開 昭和63年(1988)10月4日

H 01 L 29/78 27/12

3 1 1

Y-8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

**公発明の名称** 薄膜トランジスタの製造方法

②特 願 昭62-72368

**愛出** 願 昭62(1987)3月26日

70発明者 竹中

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

⑪出 願 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

20代理人 弁理士最上 務 外1名

y **4**0 19

1. 類明の名称

**砂瓜トランジスタの製造方法** 

#### 2. 特許請求の範囲

地段は近明は仮上に、Nチャキル多結品シリコン
対照トランシスタとを行するCMOS型多結品シリコン
が限トランシスタとを行するCMOS型多結品シリコン
が同に、ボロンをチャネルドービングするTMを形
が一ト電極形成後に水素プラズマ処理工程を形
は水素イオン行込み工程をあるいはブラズマ 200 に 200 に 200 で 200 で

3. 発明の詳細な説明

(斑染上の利川分野)

本売明は、 透明性絶殺 IE 仮上に形成されるアクティブマトリクスあるいはイメージセンサーの 画

(従来の技術).

多 指 品 シ リ コ ン に お お 品 粒 界 に 存 在 す な グ ン グ リ ン グ ボ な と の 欠 陥 が 、 キ ャ リ ア に か な ひ か な わ ち っ プ が 位 あ る い は や 歴 と し て 倒 く と ー 税 的 に ち え ら れ て お り く と え ば 、 J o h n g と し で の な び ば 、 J o h n g と し で の れ て お り に は 、 J . A P P I . P h y s . . る い は を 回 上 さ せ ( 2 ) み の 性 値 を 日 本 さ せ ( 2 ) み に は 、 J . A P P I . P h y s . . ら る ( 2 ) み に は 、 J . A P P I . P h y s . , ち る ( 2 ) み た に は 、 J . A P P I . P h y s . , ち る ( 2 ) み た に は 、 J . A P P I . P h y s . , ち る ( 2 ) み た に よ る 網 に 欠 陥 の 終 始 化 が 行 な わ れ て お り 、 そ の 中

## 特開昭63-237571(2)

( 類明が解決しようとする問題点)

しかし、前述の従来技術では、、Vthのシットという問題が無視できなくなる。つまりNチャトレッション方向にシットトレンスタがデブレッション方向にシットトリンスタがエンハンスメント方向にシットトすると技術研究報告SSD83-75.23ペーツ参照)この町囚としてはブラズマにさらされる事により、ケート酸化販中に正の固定価額が形成され、チャ

キル部が常に負に誘起されている為だと考えられる。。 従って、多結品シリコン阿級をあらかじめり型にしておけば、水素ブラズマ処型による前述のようなトランジスタ特性のシフトの問題を解決できる。

本 解 明 は 、 こ の よ う な 水 煮 ブ ラ ズ マ 処 即 工 程 ある い は 水 茶 イ ォ ン 打 込 み 工 程 ある い は ブ ラ ズ マ 空 化 設 形 改 工程 に 共 な う ト ラ ン ジ ス ク 特 性 の 3 2 倍 シ フ ト の 問 題 を 解 決 し 、 V t h の 絶 対 値 が 小 さ く て サ ブ ス レ ァ ン ュ ホ ル ド 領 域 の 立 ち 上 が り が 急 し ゥ ん で さ ら に ド チ ャ ネ ル 及 び N チ ャ ネ ル 共 に そ の V t h の 絶 対 値 が ほ ぼ 等 し い C M O S 型 多 結 品 ン リコ ン 瑕 膜 ト ラ ン ジ ス ク を 提 供 す る こ と を 目的 と している。

(問題点を解決するための手段)

本 弛 明 の C M O S 型 多 結 品 シ リ コ ン 砂 膜 ト ラ ン シ ス タ 及 び そ の 製 造 方 法 は 、 絶 級 性 選 明 ほ 仮 上 に N チ + ネ ル 多 結 品 シ リ コ ン 戸 既 ト ラ ン ジ ス タ と P チ + ネ ル 多 結 品 砂 膜 ト ラ ン ジ ス ク と を 打 す る C M O S 型 多 結 品 シ リ コ ン 戸 膜 ト ラ ン ジ ス ク に お い

て、ゲート 電極形成所に、ボロンをチャネルドービングする工程と、ゲート 電極形成後に水素ブラズマ処理工程あるいは水素イオン 打込み工程あるいはブラズマ窒化以形成工程とを介することを特徴とする。

### (災艦例)

によりゲート酸化腺1-4を形成する。ゲート酸 化版形成後にチャネルドーピングする方法もある が、この場合ゲート酸化版へのイオン打込みによ るグメージが考えられ(たとえば応用物皿、第5 4 48、 第 1 2 号, 1 2 6 8 ペーツ 1 9 8 5 年 26 則) 浆子のプラズマに対する耐性が劣化すること が予想される。従って、本実施例のようにゲート 酸化酸形成前にチャネルドーピングするほうが良 いものと考えられる。同図(c)、(d)はCM O S 傾迫を駆迫する一般的な工程である。 1 - 5 はゲート低極であり、旅ゲート低極をマスクと し、ポロン及びリンを選択的にイオン打込みし、 ソース及びドレイン部を形成する。(d)に示す ようにPチャネル多粕品シリコン理談トランシス タ1-8及びNチャネル多結品シリコン薄膜トラ ンジスタ1-9を形成する。1-6はポロン打込 み間は、1~7はリン打込み領域を示す。水器イ オン打込み方の場合はここの状態で行なう。次に 周問絶報殿を形成する。統周問絶録膜としてブラ ズマ窓化膜Si。N。を用いると多指品シリコン

## 特開昭63-237571(3)

(強明の効果)

止することができる。従って、水沿ブラズマ処型 による多期品シリコンの欠陥の低減という長所を **収大服に利用することが可能となった。つまり、** サブスレッシュホルド領域の立ち上がりがなしゃ んとなり、Vihの絶対値が低級され、しか6N チャネル、トチャネル共にそのVthの絶対何の 大きさが一致するというすぐれた特性を持つCM OS型多結品シリコン解放トランサスクの実現が 可能となる。郊2因にNチャネル多特品シリコン | 郡 応 ト ラ ン 少 ス ク に 対 す る 本 発 明 の 効 巣 を ボ す。 この図は范明者が実験して称たデータである。彼 怕はゲートとソース同位正Vc m であり、たて他 はドレイン低級!。。の対敌である。間辺はドレ インとソース問位正Vosを5Vで行なった。破 Q2-1の曲線が従来方法による結果であり、 実 ね2-2の血線がボロンのチャネルドーピングを 行なった本苑明の尖越例による粒果である。ただ し、チャネルドーピングはゲート酸化粧形成後に 行ない、打込み立はポロン 5 × 1 0' ' c m '' である。これらの特果からわかるように、健米方

法ではNチャキル多指品シリコン R 以 トランジスタがデブレッション方向に異常にシフトするのに対し、本効明の結果は、まったくシフトしておらず本処明の効果は非常に大きいものである。

図えばアクティブマトリクス張仮に本発明を用いるとOFFに次が小さなびが実現できる。またなアクティザマトリクス張仮が実現できる。またなアクティアマトリクス張仮が実現できる。またになりと光明であるではないではなりではないではないではないではないではない。また低低に化ら可能となるのでは、発子の信頼性向上にもつながる。

以上述べたように、本類可によれば、立ち上がりが全しょんでVihが小さくてOFFリークで 近が小さくてさらにNチャネルとPチャネルのVihの絶対値がほぼ一致したすぐれたCMOS型 を結品シリコン部以トランジスクを実現すること を可能にするので、イメージセンサーなどのデバイスの高速動作低消費 電力化及び高倍類化などの要求項目に対し非常に大きな効果をもたらすものである。

4. 図面の関単な説明

第1回(a)から(c)は、本処明におけるC MOS型多粧品シリコン形数トランジスクの工程 図である。

取 2 図は、Nチャキル多粒品シリコン形以トランシスタに対する木須可の効果を従来例と比較するみに示したトランシスク特性図である。

1-2;多粒晶シリコン

1-3;4024-4


1 - 5 : パート位语

1-11;水煮ラジカル


2-1;従来例によるトランクスタカーブ 2-2;本苑明文籍例によるトランシスタカマ

以上

# 特開昭63-237571(4)



第1四



第 2 図